ReflexArc™

VLA(비전·언어·행동) 로봇의 실시간 제어를 위한 FPGA 동작 보조 프로세서입니다. GPU 판단과 FPGA 제어, 독립적인 하드웨어 안전 감시를 결합하는 LEVCOM R&D 프로그램입니다.

판단·동작·안전의 역할 분담

시스템 2 / 두뇌

GPU 계획

장면과 지시를 이해하고 계획이 바뀔 때 압축된 문맥 정보를 전달합니다.

5–10 Hz계획 주기 목표
시스템 1 / 척수

FPGA 동작 제어

칩 내부 가중치와 문맥을 재사용하며 빠른 반사 루프를 실행합니다. 재구성 가능한 연산으로 flow-matching 및 diffusion 행동 모델을 지원합니다.

50–500 Hz반사 루프 목표
시스템 3 / 보호 장치

하드웨어 안전 감시

관절 한계, 센서 유효성, 오류를 감시합니다. 명령 게이트는 구동 명령을 통과·제한·중지할 수 있습니다.

500–2,000 Hz감시 주기 목표
ReflexArc 시스템 구조 (영문 도면)
ReflexArc 시스템 구조 (영문 도면) · 클릭하여 원본 보기 ↗

문맥을 한 번 저장하고 반복 사용

계획이 바뀌기 전까지 동일한 잠재 문맥(latent)을 칩 내부에 유지합니다. 문맥, 행동 모델 가중치, 작업 상태를 제어 단계마다 재사용해 외부 메모리 접근을 줄입니다. 반사 루프 내부의 외부 메모리 트래픽을 거의 없애는 구조를 목표로 하며 안전 검사는 독립적으로 동작합니다.

문맥 재사용 및 메모리 트래픽 (영문 도면)
문맥 재사용 및 메모리 트래픽 (영문 도면) · 클릭하여 원본 보기 ↗

Xilinx 및 Altera 플랫폼

NVIDIA Jetson의 계획 기능과 FPGA의 실시간 처리·제어 기능을 결합합니다. 로봇의 센서, 구동기, 통합 요구에 맞춰 플랫폼을 구성합니다.

Xilinx KV260 + NVIDIA Jetson Orin

Xilinx FPGA가 실시간 처리·동작 제어·안전을 담당하고 Jetson이 VLA 추론을 수행하는 데모 플랫폼입니다.

Xilinx 플랫폼 (영문 도면)
Xilinx 플랫폼 (영문 도면) · 클릭하여 원본 보기 ↗

Altera Agilex 5 + Jetson AGX Orin

Agilex 5 E-Series 개발 키트와 Jetson AGX Orin을 결합하는 구성안입니다. GPU–FPGA 연결 방식은 검토 중입니다.

Altera 플랫폼 (영문 도면)
Altera 플랫폼 (영문 도면) · 클릭하여 원본 보기 ↗

본문과 도면의 성능 수치는 설계 목표 및 아키텍처 추정치입니다. 실제 결과는 모델, FPGA 자원, 시스템 구성에 따라 달라집니다.

ReflexArc 상담 →